Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2020)

Thiết kế vi mạch PUF sử dụng các bộ dao động vòng và biến đổi thời gian – số
Nguyễn Quang Phương, Nguyễn Văn Trung và Hoàng Văn Phúc
Học viện Kỹ thuật Quân sự, số 236 Hoàng Quốc Việt, Hà Nội
Email: nguyenquangphuong236@gmail.com, {trungcs2, phuchv}@mta.edu.vn.

Bên cạnh đó, một thực tế đó là phần lớn các thiết bị IoT được xây dựng là các hệ thống có tài nguyên hạn chế về cả phần cứng và năng lượng, khó có thể thực hiện được các thuật tốn mã hoá truyền thống. Do vậy, một giải pháp vừa kinh tế mà lại hiệu quả về mặt năng lượng và bảo mật là yêu cầu thiết yếu đối với các thiết bị này.
Hàm không thể sao chép về mặt vật lý (Physical Unclonable Function-PUF) được coi là một giải pháp mạnh mẽ với chi phí thấp để bảo mật cho các thiết bị IoT. Vi mạch PUF lợi dụng các sai lệch ngẫu nhiên trong quá trình chế tạo chíp để tạo ra đặc trưng cho chính bản thân nó, tương tự như dấu vân tay của mỗi con người. Ưu điểm chính của PUF so với các giải pháp mã hóa cổ điển là khả năng tương thích với các thiết bị IoT với tài nguyên phần cứng hạn chế, tiêu tốn năng lượng thấp. PUF cũng là một cấu trúc có các cặp thử thách/đáp ứng (Challenge Response Pair-CRP), do đó PUF là một giải pháp xác thực, bảo mật mà không tốn thêm tài nguyên bảo mật nào trên các thiết bị. Trong các hệ thống IoT, PUF có thể được tích hợp dưới dạng vi mạch tích hợp chuyên dụng (ASIC) độc lập hoặc là một phần của hệ thống trên chip.
Một cấu trúc cơ bản của PUF dựa trên độ trễ có thể kể tới là PUF dựa trên các bộ tạo dao động vịng (Ring
Oscillator – RO) (hình 1), trong đó tần số của hai bộ tạo dao động bất kỳ được chọn ra từ thử thách (C). Do các sai lệch ngẫu nhiên trong q trình chế tạo chip mà hai dao động này có tần số khác nhau, chúng được đem ra so sánh và duy nhất một bit mô tả quan hệ lớn hơn hoặc nhỏ hơn của 2 dao động này được lấy ra làm bit đáp ứng (R) [4]. Có thể thấy, cấu trúc RO-PUF truyền thống có nhược điểm về số lượng bit đáp ứng Abstract — Hàm không thể sao chép về mặt vật lý (PUF) là một giải pháp bảo mật phần cứng mạnh mẽ với chi phí thấp thích hợp cho các thiết bị IoT vốn có tài nguyên hạn chế. Trong bài báo này, một phương pháp mới để gia tăng số lượng cặp thử thách – đáp ứng (CRP) cũng như số bit của đáp ứng có thể tạo ra ứng với mỗi thử thách của cấu trúc RO-PUF truyền thống được đề xuất. Cấu trúc này được xây dựng trên cơ sở các bộ dao động vòng (RO) kết hợp với bộ biến đổi thời gian – số (TDC) để số
hóa khoảng thời gian trễ giữa hai dao động bất kỳ trong một chu kỳ tín hiệu. Để đánh giá hoạt động của thiết kế được đề xuất, một mơ hình thử nghiệm được xây dựng và các thuộc tính PUF được kiểm tra và so sánh. TDC ROPUF được thực hiện trên công nghệ CMOS 180nm của TSMC. Kết quả mô phỏng đánh giá cho thấy, cùng với một chuỗi bit thử thách, số lượng bit đáp ứng của thiết kế đề xuất tăng 4 lần so với cấu trúc truyền thống, số lượng CRP tối đa có thể trích xuất ra lớn với tính duy nhất và độ tin cậy cao tương ứng là 50.52% và 98.31%. Keywords- Bảo mật phần cứng, Hàm không thể sao chép về mặt vật lý (PUF), bộ dao động vòng (RO), bộ biến đổi thời gian – số (TDC), CMOS.

I. GIỚI THIỆU

Ngày nay, các thiết bị di động và hệ thống nhúng ngày càng được sử dụng rộng rãi trên nhiều lĩnh vực của cuộc sống từ y tế, xe tự hành, công nghiệp cho tới các hệ thống Internet vạn vật (IoTs) như nhà thông minh, đô thị thông minh và cơ sở hạ tầng quan trọng khác. Các hệ thống này có khả năng thu thập thông tin và tự xử lý một phần thông tin cung cấp cho các giai đoạn xử lý sau theo các mục đích khác nhau [1]. Một yêu cầu bảo mật cơ bản trong các ứng dụng này là xác thực và chứng thực để bảo vệ các thông tin nhạy cảm hoặc dữ liệu quan trọng – “miếng bánh ngon” đối với các tin tặc. Phương pháp mã hoá và giao thức truyền tin truyền thống với các khố bảo mật nhị phân có thể đem tới một mức độ bảo mật nhất định. Cách tiếp cận này thường dựa trên yêu cầu thiết bị có bộ nhớ đủ dung lượng để lưu các khoá bảo mật và phần cứng đủ mạnh để thực hiện các thuật toán mã hoá và xử lý, điều này làm tăng sự phức tạp, công suất tiêu thụ cũng như giá thành của thiết bị [2]. Tuy nhiên, các phương pháp tấn công phần mềm như API, virus hay tấn công phần cứng như xâm lấn, bán xâm lấn, tấn cơng kênh bên đều có khả năng làm lộ hoặc bẻ gãy các khố bảo

ISBN: 978-604-80-5076-4

Hình 1. Cấu trúc RO-PUF truyền thống

148 Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2020)

nhỏ, để độ dài của R đạt được tới độ dài (k) của các khóa mật trong các thuật tốn mã hóa như AES hoặc
ADS, cấu trúc trên cần được nhân bản lên k lần, điều này làm tăng kích thước thiết kế dẫn tới tăng giá thành thiết bị. Bên cạnh đó, số lượng CRP độc lập do cấu trúc này cung cấp khá ít. Các nghiên cứu trước đây chủ yếu tập trung cải thiện số lượng CRP tối đa có thể trích xuất từ một thử thách, chưa có nhiều công trình nghiên cứu về RO-PUF giải quyết được cả vấn đề về số lượng bit đáp ứng ra với mỗi thử thách nhỏ [5]. Trong bài báo này, chúng tôi giới thiệu một cấu trúc RO-PUF mới sử dụng bộ biến đổi thời gian – số (Time to Digital Converter – TDC) nhằm tạo ra số lượng CRP lớn và số lượng bit đáp ứng với mỗi C được cải thiện. Với n bộ tạo dao động RO được sử dụng, số lượng CRP có thể tạo ra tối đa là 2. C2n và số bit đáp ứng phụ thuộc vào tần số, hay số tầng của các bộ tạo dao động được dùng. Cấu trúc này được thực hiện trên công nghệ CMOS 180nm của TSMC, mơ phỏng và đánh giá các đặc tính của PUF.
Phần còn lại của bài báo được tổ chức như sau: trong phần II, TDC RO-PUF sẽ được giới thiệu và mô tả. Tiếp theo, các kết quả mô phỏng dùng phần mềm Spectre được thực hiện kết hợp với Matlab để đánh giá đối với PUF được đề xuất được trình bày ở phần III.

Cuối cùng, phần IV tóm tắt các kết luận của bài báo.
II. Do các sai lệch ngẫu nhiên trong quá trình chế tạo mà tần số cũng như duty cycle của tín hiệu ra tại o1 và o2 (tín hiệu sau 2 bộ MUX) có thể lớn hơn hoặc nhỏ hơn. Bộ TDC (sẽ được trình bày rõ hơn ở phần sau) là một cấu trúc bất đối xứng, điều kiện để nó hoạt động đúng là tín hiệu Start phải đến trước tín hiệu Stop. Do đó, cần sử dụng thêm một bộ TDC nữa và bắt chéo tín hiệu đầu vào so với bộ TDC ban đầu. Hai bộ TDC này thay nhau làm việc (khi thỏa mãn điều kiện trên) để đo khoảng thời gian trễ giữa 2 tín hiệu o1 và o2, phép đo được điều khiển bằng tín hiệu RESET, chỉ khi tín hiệu RESET ở trạng thái 0 thì phép đo mới được thực hiện. Chuỗi bit ra từ TDC được mã hóa về mã nhị phân thông qua cây mã hóa, kết quả cuối cùng được trừ nhị phân để lấy ra chuỗi bit phản ứng R.
2. Bộ biến đổi thời gian – số (TDC)
Các bộ biến đổi thời gian – số là khối ánh xạ một khoảng thời gian xác định thành một từ mã trong miền
số. TDC là một trong những mạch làm việc trong miền thời gian quan trọng nhất, và cũng là một giải pháp chính để khắc phục yếu điểm của ADC trong miền điện áp thấp. Hơn nữa, độ trễ qua các bóng bán dẫn tiếp tục giảm xuống khi các công nghệ bán dẫn mới hơn ra đời, làm việc trên miền thời gian sẽ là một giải pháp tốt hơn so với làm việc trên miền điện áp.
Trong cấu trúc TDC RO-PUF, bộ TDC sử dụng cấu trúc đường trễ Vernier [7] có cấu trúc như hình 3, bao
gồm N tầng, trong đó mỗi tầng gồm hai bộ giữ chậm
1 , 2 và một flip flop D-FF. Độ phân giải LSB = TDC RO-PUF

1. Cấu trúc TDC RO-PUF được đề xuất
Cấu trúc TDC RO-PUF được mơ tả như hình 2.
Trong đó, các bộ chọn kênh được tách ra riêng biệt, các bộ RO được cấu hình cứng theo phương pháp hệ số tỉ lệ K [6]. Thay vì sử dụng các bộ đếm sườn, cấu trúc đề xuất sử dụng các bộ TDC để số hóa khoảng thời gian trễ của hai dao động được chọn ra. CRP của TDC RO-PUF được hình thành từ (C1,C2/R), trong đó C1 và C2 là tín hiệu chọn kênh, cho phép 2 trong n tầng dao động bất kỳ hoạt động.
Việc sử dụng DEMUX và MUX đồng bộ tín hiệu chọn kênh ở hai phía giúp cho cấu trúc của RO-PUF tiết
kiệm được năng lượng, do chỉ có 2 trong n bộ RO hoạt động. Nút đầu tiên được đem ra so sánh sẽ có duty cycle nhỏ nhất.

1−.2 Start X1 X2 1 Xn 1 RESET

Stop 2 RESET Q Q1 D 2 Y1 1 1 RESET Q Q2 D D 2 Y2 2 Yn

Hình 3. Cấu trúc TDC đường trễ Vernier Start X1 X2 X3 X4 X5 X6 1 11 111111110

Tin Stop Y1 Y2 Y3 Y4 Y5 Y6

Hình 2. Cấu trúc TDC RO-PUF (Cấu trúc A)

ISBN: 978-604-80-5076-4 2 2 22 2

Hình 4. Hoạt động của TDC đường trễ Vernier.

149 Q Qn

Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thơng và Cơng nghệ Thơng tin (REV-ECIT2020)

Tín hiệu Start và Stop có khoảng trễ Tin như hình 4, và được đưa lần lượt vào chân D và Clock của D-FF.
Cả hai tín hiệu này sẽ được giữ chậm qua mỗi tầng với điều kiện 1 > 2. Do đó, qua mỗi tầng tín hiệu Start

đến trước sẽ tiến gần về trạng thái cùng pha với tín hiệu Stop đến sau. Nếu vẫn chậm pha thì bit ra tại D là ‘1’, nếu đã cùng pha thì bit ra tại D là ‘0’. Chuỗi bit ra của Vernier TDC có dạng mã thermometer, trong đó trạng thái chuyển mức logic từ 1 về 0 đánh dấu thời điểm 2 tín hiệu bắt đầu cùng pha.
Chuỗi bit thermometer này có thể chuyển sang mã nhị phân thông qua các cây mã hóa, tùy vào cấu trúc được chọn mà mã nhị phân có dạng mã Gray hoặc mã nhị phân thông thường [8] theo quy luật 2 k bit
thermometer tạo ra k bit mã nhị phân.
3. Mạch tạo tín hiệu RESET Tín hiệu RESET được sử dụng làm tín hiệu cho phép các bộ TDC bắt đầu thực hiện phép đo và được tạo ra thơng qua sơ đồ mạch như hình 5.

Việc sử dụng các khối logic và cổng NOR giảm thiểu tối đa ảnh hưởng của các chu kỳ liền kề tới phép đo, như mơ tả trong hình 6.
4. Cây mã hóa béo
Mã thermometer được lấy ra từ khối TDC có thể được sử dụng trực tiếp để tạo ra R (cấu trúc B, hình 8),
hoặc có thể chuyển đổi sang mã nhị phân thơng qua cây mã hóa (cấu trúc A, hình 2). Quá trình này gồm hai giai đoạn: giai đoạn 1 – mã thermometer được chuyển qua mã nổi bọt, bit ‘1’ duy nhất của mã nổi bọt đánh dấu thời điểm chuyển trạng thái từ ‘1’ về ‘0’ của mã thermometer; giai đoạn 2 – tùy thuộc vào cấu trúc được chọn, mà mã nổi bọt này được chuyển về mã nhị phân hoặc mã Gray.

Mã thermometer 0 0 1 1111

Mã nổi bọt

Mã nhị phân

0 0 1 0 0 0 0 0 1 0 1

Hình 7. Hai giai đoạn của cây mã hóa.

Hình 5. Q trình tạo ra tín hiệu RESET.

Một vài cấu trúc tiêu biểu có thể kể đến trong [8], trong đó cấu trúc cây mã hóa béo nổi bật lên với cấu
trúc đơn giản, hoàn toàn từ các cổng logic, mà vẫn chống được hiện tượng “lỗi nổi bọt”, nên được chọn để sử dụng trong cấu trúc RO TDC-PUF được đề xuất.

Tín hiệu o1 và o2 được đưa đến bộ đếm sườn dương, bộ đếm sườn được thiết kế để có khả năng tự
khởi tạo lại giá trị ban đầu khi đã tràn. Thông qua khối hàm logic, chu kỳ dao động khi các bit đếm tràn (1..11) và chu kỳ các bit đếm tự khởi tạo lại (0…00) sẽ khiến cho tín hiệu RESET chuyển mức logic từ ‘1’ về ‘0’, cho phép tạo ra các bit R, hết hai chu kỳ này tín hiệu RESET sẽ chuyển mức lại về ‘1’. Bảng chân lý của
khối hàm logic được mô tả trong bảng 1.
Bảng 1. Bảng chân lý của khối hàm logic.

Input
Output 0..000 0 0..001 1 …… 1..110 1 1..111 0

Hình 8. Cấu trúc TDC RO-PUF (Cấu trúc B).
5. Phương pháp lựa chọn số bit của các khối
Tín hiệu Start được giữ chậm một khoảng 1 khi đi qua mỗi tầng của TDC, do đó giới hạn về thời gian của
phép đo trong TDC chịu ảnh hưởng trực tiếp bởi chu kỳ của dao động trong bộ RO. Số tầng tối đa của TDCT có thể chọn là min, với T là chu kỳ của dao động tạo 1 ra. Do đó, số bit R cũng chịu ảnh hưởng bởi Tmin . Tín hiệu o1 và o2 có dạng sóng lặp lại sau mỗi 1 khoảng thời gian. Do đó số bit đếm (count) f o1 − f o 2 của bộ đếm cũng cần được chọn để thời gian tạo ra bit

Hình 6. Dạng sóng của tín hiệu RESET.

ISBN: 978-604-80-5076-4 150

Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ Thông tin (REV-ECIT2020) R là nhỏ nhất, thỏa mãn 2count + 1 < 1 f o1 − f o 2

IV. Hơn TDC RO-PUF được so sánh với các cấu trúc ROPUF đã công bố trong bảng 2, với n là số bộ RO. Cấu trúc B tạo ra nhiều bit đáp ứng hơn so với cấu trúc A, diện tích sử dụng ít hơn do khơng sử dụng 2 khối mã hóa béo. Tuy nhiên, nếu xem xét một cách tổng thể thì R do nó tạo ra có tính quy luật, điều này sinh ra do các chuỗi bit thermometer có quy luật khơng được chuyển đổi sang dạng nhị phân. Tính quy luật này không mất đi kể cả khi được trừ nhị phân. max nữa, số bit đếm cũng cần đủ lớn để khoảng thời gian Tin lớn hơn độ phân giải của TDC được chọn.
Phương pháp Monte Carlo là phương pháp đánh giá
các sai lệch ngẫu nhiên trong quá trình chế tạo chip.
Với các tiêu chuẩn về process ( 3 ) và mismatch ( ) theo quy trình sản xuất cơng nghiệp, các giá trị của
Tmin và f o1 − f o 2 max trong các bộ RO được chỉ ra, và từ đó chọn bộ đếm và cây mã hóa phù hợp.
III. Bảng 2. So sánh với các cấu trúc RO-PUF khác.
Số Số bit tạo

Tính duy
Độ tin lượng ra với nhất (%) cậy (%) CRP mỗi C
Giá trị lý n 50 100 2n tưởng nb [4] 1 46.15 99.52 8 n −1 [9] 1 47.31 99.14
Cấu trúc n 2. C2 4 48.56 96.56
A Cấu trúc
2. C2n 16 50.53 98.31
B KẾT QUẢ MÔ PHỎNG

Một mô hình thử nghiệm gồm bốn RO cấu hình cứng với K = 5 được thực hiện trên công nghệ CMOS
180nm của TSMC. Các bộ TDC và bộ đếm được khảo sát và chọn phù hợp, kết quả cho ra 4 bit R (cấu trúc A) hoặc 16 bit R (cấu trúc B). Các kết quả đầu ra được trích xuất từ phần mềm Virtuoso/Cadence rồi đưa sang Matlab để tính tốn. Hai thuộc tính cơ bản được sử dụng để đánh giá PUF là tính duy nhất (uniqueness) và độ tin cậy (reliability). Tính duy nhất đánh giá số bit khác nhau của các R từ các chip khác nhau khi có cùng một C ở đầu vào, được đánh giá qua giá trị trung bình của cự li Hamming (HD) của các đáp ứng ra. Trong đó HD là số bit khác nhau giữa hai chuỗi bit có cùng độ dài bit. Với k PUF khác nhau và với đáp ứng n bit, công thức của tính duy nhất là: k −1 k HD (R i, R j ) 2
Tính duy nhất = (1) k (k − 1) i =1 j = i +1 n
Mô phỏng Monte Carlo được sử dụng với các mô hình mismatch của các linh kiện, áp dụng công thức
(1) ở điều kiện thường (25 oC ), tính duy nhất của cấu trúc A là 48.56% và cấu trúc B là 50.53%.
Độ tin cậy đánh giá sự ổn định của R dưới các tác động của nhiệt độ, sự ổn định của điện áp phân cực
hay sự lão hóa. Nếu như PUFi tạo ra n bit đáp ứng (Ri) ở điều kiện bình thường, nó cũng sẽ tạo ra đáp ứng Ri’ ở các điều kiện khác nhau và đo t lần. Với m lần đo đạc với cùng một PUF và một C, mức độ tin cậy PUF được định nghĩa: ‘ 1 m HD ( Ri, Ri ,t ) Độ tin cậy = 1 − (2) m t =1 n
Với các góc thiết kế được lấy ra từ kết quả mô phỏng Monte Carlo kể trên, nhiệt độ mô phỏng được
thay đổi trong dải 25-35-45-55-65 oC. Sử dụng công thức (2), độ tin cậy trung bình với cấu trúc A là
96.56% và 98.31% với cấu trúc B. Bit thử thách C chọn ra ngẫu nhiên 2 trong n tầng RO, do đó số lượng
CRP của TDC RO-PUF là C2n. Việc sử dụng C1 độc lập với C2 để chọn tầng RO thứ nhất và thứ hai kết
hợp với bộ trừ nhị phân đầy đủ đã giúp nhân đôi số lượng CRP kể trên.

ISBN: 978-604-80-5076-4

KẾT LUẬN

Như vậy, so với các cấu trúc RO-PUF trước đây, cấu trúc TDC RO-PUF đã giải quyết được vấn đề số
lượng bit tạo ra với mỗi C, cũng như gia tăng số lượng CRP, hứa hẹn sẽ giảm thiểu diện tích sử dụng so với các cấu trúc trước đây. Hơn nữa, các bit đáp ứng cho kết quả về tính duy nhất cao hơn với độ tin cậy chấp nhận được.

kể tới là PUF dựa trên những bộ tạo xê dịch vịng ( RingOscillator – RO ) ( hình 1 ), trong đó tần số của hai bộtạo giao động bất kể được chọn ra từ thử thách ( C ). Do các rơi lệch ngẫu nhiên trong q trình sản xuất chip mà hai xê dịch này có tần số khác nhau, chúng đượcđem ra so sánh và duy nhất một bit miêu tả quan hệ lớn hơn hoặc nhỏ hơn của 2 xê dịch này được lấy ra làm bit cung ứng ( R ) [ 4 ]. Có thể thấy, cấu trúc RO-PUFtruyền thống có điểm yếu kém về số lượng bit đáp ứng Abstract — Hàm không hề sao chép về mặt vật lý ( PUF ) là một giải pháp bảo mật thông tin phần cứng can đảm và mạnh mẽ với chi phí thấp thích hợp cho những thiết bị IoT vốn có tài nguyên hạnchế. Trong bài báo này, một chiêu thức mới để gia tăng số lượng cặp thử thách – cung ứng ( CRP ) cũng nhưsố bit của cung ứng hoàn toàn có thể tạo ra ứng với mỗi thử tháchcủa cấu trúc RO-PUF truyền thống cuội nguồn được đề xuất kiến nghị. Cấu trúc này được kiến thiết xây dựng trên cơ sở những bộ xê dịch vòng ( RO ) tích hợp với bộ đổi khác thời hạn – số ( TDC ) để số hóa khoảng chừng thời hạn trễ giữa hai giao động bất kể trong một chu kỳ luân hồi tín hiệu. Để đánh giá hoạt động giải trí của thiết kế được đề xuất kiến nghị, một mơ hình thử nghiệm được thiết kế xây dựng vàcác thuộc tính PUF được kiểm tra và so sánh. TDC ROPUF được triển khai trên công nghệ CMOS 180 nm củaTSMC. Kết quả mô phỏng đánh giá cho thấy, cùng vớimột chuỗi bit thử thách, số lượng bit cung ứng của thiếtkế yêu cầu tăng 4 lần so với cấu trúc truyền thống lịch sử, số lượng CRP tối đa hoàn toàn có thể trích xuất ra lớn với tính duy nhất và độ đáng tin cậy cao tương ứng là 50.52 % và 98.31 %. Keywords – Bảo mật phần cứng, Hàm không hề sao chép về mặt vật lý ( PUF ), bộ giao động vòng ( RO ), bộ biếnđổi thời hạn – số ( TDC ), CMOS.I.GIỚI THIỆUNgày nay, những thiết bị di động và mạng lưới hệ thống nhúng ngàycàng được sử dụng thoáng đãng trên nhiều nghành của cuộc sống từ y tế, xe tự hành, công nghiệp cho tới cáchệ thống Internet vạn vật ( IoTs ) như nhà mưu trí, đô thị mưu trí và hạ tầng quan trọng khác. Các mạng lưới hệ thống này có năng lực tích lũy thông tin và tự xử lý một phần thông tin phân phối cho những giai đoạn xử lý sau theo những mục tiêu khác nhau [ 1 ]. Một yêu cầu bảo mật thông tin cơ bản trong những ứng dụng này là xác thựcvà xác nhận để bảo vệ những thông tin nhạy cảm hoặcdữ liệu quan trọng – “ miếng bánh ngon ” so với những tintặc. Phương pháp mã hoá và giao thức truyền tintruyền thống với những khố bảo mật thông tin nhị phân có thểđem tới một mức độ bảo mật thông tin nhất định. Cách tiếp cậnnày thường dựa trên nhu yếu thiết bị có bộ nhớ đủdung lượng để lưu những khoá bảo mật thông tin và phần cứng đủmạnh để triển khai những thuật toán mã hoá và giải quyết và xử lý, điều này làm tăng sự phức tạp, hiệu suất tiêu thụ cũng như giá tiền của thiết bị [ 2 ]. Tuy nhiên, những phươngpháp tiến công ứng dụng như API, virus hay tấn công phần cứng như xâm lấn, bán xâm lấn, tấn cơng kênhbên đều có năng lực làm lộ hoặc bẻ gãy những khố bảo

ISBN : 978 – 604 – 80-5076 – 4

Hình 1. Cấu trúc RO-PUF truyền thống148 Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ tin tức ( REV-ECIT2020 ) nhỏ, để độ dài của R đạt được tới độ dài ( k ) của các khóa mật trong những thuật tốn mã hóa như AES hoặcADS, cấu trúc trên cần được nhân bản lên k lần, điều này làm tăng kích cỡ phong cách thiết kế dẫn tới tăng giá thànhthiết bị. Bên cạnh đó, số lượng CRP độc lập do cấu trúc này cung ứng khá ít. Các nghiên cứu và điều tra trước đâychủ yếu tập trung chuyên sâu cải tổ số lượng CRP tối đa có thể trích xuất từ một thử thách, chưa có nhiều công trình nghiên cứu về RO-PUF xử lý được cả yếu tố về số lượng bit cung ứng ra với mỗi thử thách nhỏ [ 5 ]. Trong bài báo này, chúng tôi trình làng một cấu trúcRO-PUF mới sử dụng bộ biến hóa thời hạn – số ( Timeto Digital Converter – TDC ) nhằm mục đích tạo ra số lượngCRP lớn và số lượng bit cung ứng với mỗi C được cải thiện. Với n bộ tạo xê dịch RO được sử dụng, sốlượng CRP hoàn toàn có thể tạo ra tối đa là 2. C2n và số bit đápứng phụ thuộc vào vào tần số, hay số tầng của những bộ tạodao động được dùng.

Cấu trúc này được thực thi trêncông nghệ CMOS 180 nm của TSMC, mô phỏng vàđánh giá những đặc tính của PUF. Phần còn lại của bài báo được tổ chức triển khai như sau : trong phần II, TDC RO-PUF sẽ được ra mắt và mô tả. Tiếp theo, những tác dụng mô phỏng dùng phần mềm Spectre được triển khai phối hợp với Matlab để đánh giáđối với PUF được yêu cầu được trình diễn ở phần III.

Cuối cùng, phần IV tóm tắt những Kết luận của bài báo. II.Do những rơi lệch ngẫu nhiên trong quy trình chế tạomà tần số cũng như duty cycle của tín hiệu ra tại o1 vào2 ( tín hiệu sau 2 bộ MUX ) hoàn toàn có thể lớn hơn hoặc nhỏhơn. Bộ TDC ( sẽ được trình diễn rõ hơn ở phần sau ) làmột cấu trúc bất đối xứng, điều kiện kèm theo để nó hoạt động đúng là tín hiệu Start phải đến trước tín hiệu Stop. Do đó, cần sử dụng thêm một bộ TDC nữa và bắt chéo tín hiệu đầu vào so với bộ TDC khởi đầu. Hai bộ TDC này thay nhau thao tác ( khi thỏa mãn nhu cầu điều kiện kèm theo trên ) để đo khoảng thời hạn trễ giữa 2 tín hiệu o1 và o2, phép đo được điều khiển và tinh chỉnh bằng tín hiệu RESET, chỉ khi tín hiệu RESET ở trạng thái 0 thì phép đo mới được thực thi. Chuỗi bit ra từ TDC được mã hóa về mã nhị phân thông qua cây mã hóa, tác dụng sau cuối được trừ nhị phân để lấy ra chuỗi bit phản ứng R. 2. Bộ biến hóa thời hạn – số ( TDC ) Các bộ đổi khác thời hạn – số là khối ánh xạ một khoảng thời hạn xác lập thành một từ mã trong miền số. TDC là một trong những mạch thao tác trong miền thời gian quan trọng nhất, và cũng là một giải pháp chính để khắc phục yếu điểm của ADC trong miền điện áp thấp. Hơn nữa, độ trễ qua những bóng bán dẫn tiếp tục giảm xuống khi những công nghệ tiên tiến bán dẫn mới hơn sinh ra, thao tác trên miền thời hạn sẽ là một giải pháp tốt hơn so với thao tác trên miền điện áp. Trong cấu trúc TDC RO-PUF, bộ TDC sử dụng cấu trúc đường trễ Vernier [ 7 ] có cấu trúc như hình 3, bao gồm N tầng, trong đó mỗi tầng gồm hai bộ giữ chậm1, 2 và một flip flop D-FF. Độ phân giải LSB = TDC RO-PUF1. Cấu trúc TDC RO-PUF được đề xuất

Cấu trúc TDC RO-PUF được mơ tả như hình 2. Trong đó, những bộ chọn kênh được tách ra riêng không liên quan gì đến nhau, các bộ RO được thông số kỹ thuật cứng theo chiêu thức thông số tỉ lệ K [ 6 ]. Thay vì sử dụng những bộ đếm sườn, cấu trúc đề xuất sử dụng những bộ TDC để số hóa khoảng chừng thời gian trễ của hai giao động được chọn ra. CRP của TDC RO-PUF được hình thành từ ( C1, C2 / R ), trong đó C1 và C2 là tín hiệu chọn kênh, được cho phép 2 trong n tầng giao động bất kể hoạt động giải trí. Việc sử dụng DEMUX và MUX đồng điệu tín hiệu chọn kênh ở hai phía giúp cho cấu trúc của RO-PUF tiết kiệm được nguồn năng lượng, do chỉ có 2 trong n bộ RO hoạtđộng. Nút tiên phong được đem ra so sánh sẽ có dutycycle nhỏ nhất.

StartX1X2XnRESETStopRESETQ Q1Y1RESETQ Q2Y2Yn

Hình 3. Cấu trúc TDC đường trễ VernierStartX1X2X3X4X5X6TinStopY1Y2Y3Y4Y5Y6

Hình 2. Cấu trúc TDC RO-PUF ( Cấu trúc A ) ISBN : 978 – 604 – 80-5076 – 4

Hình 4. Hoạt động của TDC đường trễ Vernier. 149Q n Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ Thơng tin ( REV-ECIT2020 ) Tín hiệu Start và Stop có khoảng chừng trễ Tin như hình 4, và được đưa lần lượt vào chân D và Clock của D-FF. Cả hai tín hiệu này sẽ được giữ chậm qua mỗi tầng với điều kiện 1 > 2. Do đó, qua mỗi tầng tín hiệu Start đến trước sẽ tiến gần về trạng thái cùng pha với tín hiệu Stop đến sau. Nếu vẫn chậm pha thì bit ra tại D là ‘ 1 ’, nếu đã cùng pha thì bit ra tại D là ‘ 0 ’. Chuỗi bit ra của Vernier TDC có dạng mãthermometer, trong đó trạng thái chuyển mức logic từ 1 về 0 ghi lại thời gian 2 tín hiệu mở màn cùng pha. Chuỗi bit thermometer này hoàn toàn có thể chuyển sang mã nhị phân thông qua những cây mã hóa, tùy vào cấu trúc đượcchọn mà mã nhị phân có dạng mã Gray hoặc mã nhị phân thường thì [ 8 ] theo quy luật 2 k bitthermometer tạo ra k bit mã nhị phân. 3. Mạch tạo tín hiệu RESETTín hiệu RESET được sử dụng làm tín hiệu chophép những bộ TDC khởi đầu triển khai phép đo và đượctạo ra thông qua sơ đồ mạch như hình 5. Việc sử dụng những khối logic và cổng NOR giảmthiểu tối đa ảnh hưởng tác động của những chu kỳ luân hồi liền kề tới phép đo, như mô tả trong hình 6.4. Cây mã hóa béo Mã thermometer được lấy ra từ khối TDC có thể được sử dụng trực tiếp để tạo ra R ( cấu trúc B, hình 8 ), hoặc hoàn toàn có thể quy đổi sang mã nhị phân thông qua cây mã hóa ( cấu trúc A, hình 2 ). Quá trình này gồm hai giai đoạn : quy trình tiến độ 1 – mã thermometer được chuyểnqua mã nổi bọt, bit ‘ 1 ’ duy nhất của mã nổi bọt đánhdấu thời gian chuyển trạng thái từ ‘ 1 ’ về ‘ 0 ’ của mã thermometer ; quy trình tiến độ 2 – tùy thuộc vào cấu trúc được chọn, mà mã nổi bọt này được chuyển về mã nhị phân hoặc mã Gray. Mã thermometer Mã nổi bọt Mã nhị phân Hình 7. Hai quá trình của cây mã hóa. Hình 5. Q trình tạo ra tín hiệu RESET. Một vài cấu trúc tiêu biểu vượt trội hoàn toàn có thể kể đến trong [ 8 ], trong đó cấu trúc cây mã hóa béo điển hình nổi bật lên với cấu trúc đơn thuần, trọn vẹn từ những cổng logic, mà vẫn chống được hiện tượng kỳ lạ “ lỗi nổi bọt ”, nên được chọn để sử dụng trong cấu trúc RO TDC-PUF được yêu cầu. Tín hiệu o1 và o2 được đưa đến bộ đếm sườn dương, bộ đếm sườn được phong cách thiết kế để có năng lực tự khởi tạo lại giá trị khởi đầu khi đã tràn. Thông qua khối hàm logic, chu kỳ luân hồi giao động khi những bit đếm tràn ( 1 .. 11 ) và chu kỳ luân hồi những bit đếm tự khởi tạo lại ( 0 … 00 ) sẽ khiến cho tín hiệu RESET chuyển mức logic từ ‘ 1 ’ về ‘ 0 ’, được cho phép tạo ra những bit R, hết hai chu kỳ luân hồi này tín hiệuRESET sẽ chuyển mức lại về ‘ 1 ’. Bảng chân lý củakhối hàm logic được miêu tả trong bảng 1.

Bảng 1. Bảng chân lý của khối hàm logic. InputOutput0 .. 0000 .. 0011 .. 1101 .. 111

Hình 8. Cấu trúc TDC RO-PUF ( Cấu trúc B ). 5. Phương pháp lựa chọn số bit của những khối Tín hiệu Start được giữ chậm một khoảng chừng 1 khi đi qua mỗi tầng của TDC, do đó số lượng giới hạn về thời hạn của phép đo trong TDC chịu tác động ảnh hưởng trực tiếp bởi chu kỳ của xê dịch trong bộ RO.

Số tầng tối đa của TDC có thể chọn là min, với T là chu kỳ luân hồi của xê dịch tạo ra. Do đó, số bit R cũng chịu tác động ảnh hưởng bởi Tmin. Tín hiệu o1 và o2 có dạng sóng tái diễn sau mỗi khoảng thời hạn. Do đó số bit đếm ( count ) f o1 − f o 2 của bộ đếm cũng cần được chọn để thời hạn tạo ra bit

Hình 6. Dạng sóng của tín hiệu RESET.ISBN : 978 – 604 – 80-5076-4150 Hội nghị Quốc gia lần thứ 23 về Điện tử, Truyền thông và Công nghệ tin tức ( REV-ECIT2020 ) R là nhỏ nhất, thỏa mãn nhu cầu 2 count +1

Source: https://thcsbevandan.edu.vn
Category : Thông tin khóa học